

کد کنترل

730

A

730A

صبح جمعه

۹۷/۱۲/۳

دفترچه شماره (۱)



«اگر دانشگاه اصلاح شود مملکت اصلاح می‌شود.»
امام خمینی (ره)

جمهوری اسلامی ایران

وزارت علوم، تحقیقات و فناوری

سازمان سنجش آموزش گشوار

آزمون ورودی دوره دکتری (نیمه‌تمتر کز) – سال ۱۳۹۸

رشته مهندسی کامپیوتر – معماřی سیستم‌های کامپیوتری (۲۳۵۵) کد

مدت پاسخ‌گویی: ۱۵۰ دقیقه

تعداد سوال: ۴۵

عنوان مواد امتحانی، تعداد و شماره سوالات

ردیف	مواد امتحانی	تعداد سوال	از شماره	تا شماره
۱	مجموعه دروس تخصصی: عدار منطقی و معماřی کامپیوتر –معماřی کامپیوتر پیشرفته – VLSI پیشرفته	۴۵	۱	۴۵

استفاده از ماشین حساب مجاز نیست.

این آزمون نمره منفی دارد.


حق جاپ، تکلیر و انتشار سوالات به هر روش (الکترونیکی و...) پس از برگزاری آزمون، برای تمامی اشخاص حقیقی و حقوقی تنها با مجوز این سازمان مجاز می‌باشد و با متخلفین برای هرگز رفتار نشود.

۱۳۹۸

* داوطلب گرامی، عدم درج مشخصات و امضا در مندرجات جدول ذیل، بهمنزله عدم حضور شما در جلسه آزمون است.
..... با شماره داوطلبی در جلسه این آزمون شرکت می‌نمایم.

امضا:

- ۱ در مدار نشان داده شده در شکل زیر، اگر $abcd$ به صورت $0111 \rightarrow 0101$ تغییر کنند، چه نوع خطای لحظه‌ای (glitch) روی w و با چه مدتی اتفاق می‌افتد؟ (تأخیر هرگیت در ورودی ۵ نانوثانیه است و تغییر هر متغیر و وارون آن همزمان اتفاق می‌افتد).



- (۱) منفی ، ۵
(۲) منفی ، ۱۰
(۳) مثبت، ۵
(۴) مثبت، ۱۰

- ۲ اگر رابطه بین توابع f_1 و f_2 و f_3 به صورت زیر باشد، تابع f_3 کدام است؟


$$f_1 = \prod M(1, 2, 4, 6, 7, 9, 10, 13, 14)$$

$$f_2 = \prod M(2, 3, 4, 6, 8, 10, 12, 13, 15)$$

$$f_3 = f_1 \oplus f_2$$



$$\begin{aligned} & \prod M(1, 3, 7, 8, 9, 12, 14, 15) \quad (1) \\ & \prod M(0, 2, 4, 5, 6, 10, 11, 13) \quad (2) \\ & \sum m(0, 2, 4, 5, 6, 10, 11, 14, 15) \quad (3) \\ & \sum m(1, 3, 7, 8, 9, 12, 14, 15) \quad (4) \end{aligned}$$

- ۳ مدار زیر چه دنباله‌ای از اعداد خروجی را تولید می‌کند؟



- ۰ , ۴ , ۲ , ۱ , ۵ , ۳ (۱)
۰ , ۴ , ۲ , ۱ , ۶ , ۵ , ۳ (۲)
۰ , ۷ , ۲ , ۱ , ۵ , ۳ (۳)
۰ , ۷ , ۲ , ۱ , ۶ , ۳ , ۵ (۴)

-۴ مدار سطح گیت به همراه ماشین حالت داده شده را در نظر بگیرید. کدام گزینه است؟

State Variables: $S_1 S_0$ 

$s_1 s_0 + s_0 A \quad (1)$

$s_1 s_0 + s_1 A \quad (2)$

$s_1 s_0 + s_1 \bar{A} \quad (3)$

$s_1 s_0 + \bar{s}_1 A \quad (4)$

-۵ عبارت $ab + b'd'$ ساده شده عبارت $f(a,b,c,d) = a'b'c'd' + ab'd' + abc'$ است. حداقل چند مینترم

بی‌اهمیت چهار متغیری برای این تابع وجود دارد؟

۱ (۱)

۲ (۲)

۳ (۳)

۴ (۴)

۵ (۵)


مینترم‌های مدار زیر کدام است؟

$m(0,1,3,6) \quad (1)$


$m(0,2,3,6,7) \quad (2)$

$m(0,2,4,5,7) \quad (3)$

$m(0,2,4,6,7) \quad (4)$



-۶ در شکل زیر، در صورتی که $f(a,b,c,d) = \sum m(0,1,7,9,11,13,14)$ باشد، کدام است؟




$c + d \quad (1)$

$(c + d)' \quad (2)$

$cd + c'd' \quad (3)$


$c'd + cd' \quad (4)$

- ۸ مدار داده شده یک مدار تشخیص دنباله است. با فرض شروع از حالت اولیه 00 ، وقوع چه دنبالهای در ورودی، خروجی را یک می‌کند؟



- ۱۰۰ (۱)
۰۱۱ (۲)
۱۰۱ (۳)
۱۱۰ (۴)

- ۹ مدار زیر به کمک یک ROM با حجم 32×7 ، اعداد باینری ۶ بیتی را به نمایش BCD دو رقمی تبدیل می‌کند، محتویات آدرس 10 و 11 از حافظه ROM به ترتیب از راست به چپ کدام است؟



- ۰۰۰۱۱۰۰-۰۰۰۰۱۰۰ (۱)
۰۰۱۱۰۰۰-۰۱۰۰۰۰ (۲)
۰۱۱۰۰۰۰-۰۰۰۱۰۰۰ (۳)
۱۱۰۰۰۰۰-۰۰۱۰۰۰۰ (۴)

- ۱۰ فرض کنید خروجیتابع n ورودی F. تنها در صورتی '۱' می‌شود که حداقل یکی از ورودی‌های آن '۱' و حداقل یکی از ورودی‌ها '۰' باشد. برای تابع چهار ورودی $F(w,x,y,z)$. معادله خروجی کدام است؟

- $wx' + yz' + w'z + xy'$ (۱)
 $wy' + x'z + w'z + xy$ (۲)
 $xy' + y'z + w'z + x'y$ (۳)
 $xy' + wy' + yz' + w'x$ (۴)


- ۱۱ با فرض داشتن دستورات ۲ آدرسه و تعداد opcode برابر 15 و حافظهای ۱ مگابایتی، به ترتیب تعداد بیت‌های ثبات‌های داخلی و طول دستورات کدام است؟ (آدرس‌دهی به حافظه از طریق ثبات‌های داخلی به تعداد 64 تا است که در کلمه دستور مشخص شده است.)

- ۲۰ ، ۲۰ (۱)
۲۰ ، ۶ (۲)
۱۹ ، ۲۰ (۳)
۱۶ ، ۱۲ (۴)

- ۱۲ فرض کنید متوسط نرخ ارسال درخواست توسط یک دستگاه I/O تا زمان سرکشی (Polling) پردازندۀ به آن، 100Hz باشد. سرکشی به دستگاه نیازمند 10000 سیکل و فرکانس کاری پردازندۀ 1GHz است. با فرض متوالی بودن توزیع زمانی درخواست‌های I/O، چند درصد از سیکل‌های اجرایی پردازندۀ صرف عمل سرکشی خواهد شد؟

- ۱) 0.05%
- ۲) 0.1%
- ۳) 0.2%
- ۴) 0.3%

- ۱۳ یک جمع کننده 16 بیتی مطابق شکل زیر از اتصال 4 جمع کننده CLA(Carry Lookahead Adder) تشکیل شده است. اگر زمان تأخیر هر گیت منطقی OR, AND و NOT را یک Δ بدانیم، مشخص کنید تأخیر رقم نقلی خروجی جمع کننده C_{16} چه تأخیری نسبت به زمان عرضه داده‌ها به ورودی دارد؟



- ۱) 12Δ
- ۲) 11Δ
- ۳) 10Δ
- ۴) 9Δ

- ۱۴ مکمل 2 و مکمل 10 ، عدد دده‌هی 5687 به ترتیب در نمایش مبنای 16 و مبنای 10 کدام است؟

- ۱) $(E9\ 28)_{10} . (E9\ 22)_{16}$
- ۲) $(E9\ 23)_{10} . (E9\ 28)_{16}$
- ۳) $(43\ 12)_{10} . (E9\ 29)_{16}$
- ۴) $(43\ 12)_{10} . (E9\ 29)_{16}$

- ۱۵ یک نمایش ممیز شناور با قالب زیر داده شده است:

S: بیت علامت (۱ بیت)

E: بیت نما که به صورت مکمل 2 نمایش داده می‌شود (۴ بیت)

F: قسمت اعشاری مانتیس = $1.F$ (۱۱ بیت)

به ترتیب کوچکترین و بزرگترین عدد مثبت کدام است؟

- ۱) $2^8, 2^{-8}$
- ۲) $(2-2^{-11})2^7, 2^{-8}$
- ۳) $(2-2^{-11})2^8, 2^{-7}$
- ۴) $(2-2^{-11})2^7, 2^{-7}$

- ۱۶ در یک کامپیوتر با مشخصات جدول زیر، %۵۰ از دستورات **Integer** به اجرای یک دستور **Load** و یک دستور **Store** نیاز داشتند. حال دستور جدید ترکیبی با تعداد کل ۵ به مجموعه دستورات اضافه کردیم تا جایگزین آن نوع دستورات باشد. متوسط تعداد کل هر دستور (CPI) در حالت جدید کدام است؟

تعداد کل	درصد از کل دستورات	نوع دستور
۳	۲۰	Load
۳	۲۰	Store
۱۰	۲۰	Floating Point
۵	۳۰	Integer
۲	۱۰	Jump

۵/۴ (۱)

۴/۴ (۲)

۴/۸۸ (۳)

۴/۹ (۴)

- ۱۷ نرخ برخورد (Hit ratio) برای حافظه نهان و حافظه اصلی در یک سیستم رایانه‌ای شامل این دو حافظه و هارد دیسک، به ترتیب زیر همراه با زمان‌های دسترسی هر یک داده شده است:

$$h_c = 0.95, t_c = 1\text{ ns}$$

$$h_{mm} = 0.9, t_{mm} = 10\text{ ns}$$

$$t_D = 0.1\text{ ms}$$

زمان متوسط دسترسی به حافظه در این سیستم چند نانوثانیه است؟






۱۱ (۱)

۱/۴ (۲)


۱۰۱/۴ (۳)

۵۰۱/۴ (۴)

- ۱۸ کدام مورد شکل مربوط به تبادل داده بین یک فرستنده و گیرنده اطلاعات است؟



-۱۹- بلوک زیر چه عملیاتی را انجام می‌دهد؟



(۱) یک مدار مقایسه کننده یک بیتی است.

(۲) یک مدار جمع کننده و تفاضل کننده یک بیتی است.

(۳) یک ALU یک بیتی است و چهار عمل $A \vee B$, $A \wedge B$, $A + \bar{B}$, $A+B$ را انجام می‌دهد.

(۴) یک ALU یک بیتی است و چهار عمل $A-B$, $A+B$, $A \wedge B$, \bar{A} به کمک مکمل $A-B$ را انجام می‌دهد.

-۲۰- یک پشته (Stack) داریم که از آدرس‌های بالا (مثلاً ffffff) به سمت پایین پرسود و بالعکس خالی می‌گردد.

مشخص کنید دستورات Push Ax و Pop Bx با کدام گزاره‌ها تناسب دارند؟ (SP اشاره‌گر پشته است)

Push Ax	$M[SP] \leftarrow Ax$
Pop Bx	$Bx \leftarrow M[SP]$

(۱)

Push Ax	$SP \leftarrow SP + 2$ $M[SP] \leftarrow Ax$
Pop Bx	$Bx \leftarrow M[SP]$ $SP \leftarrow SP - 2$

(۲)

Push Ax	$M[SP] \leftarrow Ax$ $SP \leftarrow SP + 2$ $SP \leftarrow SP - 2$
Pop Bx	$Bx \leftarrow M[SP]$

(۳)

Push Ax	$SP \leftarrow SP - 2$ $M[SP] \leftarrow Ax$
Pop Bx	$Bx \leftarrow M[SP]$ $SP \leftarrow SP + 2$

(۴)

-۲۱- در خصوص پردازنده‌های ابر عددی (Superscaler) کدام مورد درست است؟

(۱) اجرای خارج از ترتیب و حدس و گمانی توسط کامپایلر تعیین می‌گردد.

(۲) اجرای خارج از ترتیب و ثبت نتایج ثبات‌ها خارج از ترتیب نیز انجام می‌شود.

(۳) اجرای حدس و گمانی و خارج از ترتیب انجام می‌شود ولی نتایج به صورت ترتیب مذکور در برنامه در ثبات‌ها ذخیره می‌شود.

(۴) اجرای حدس و گمانی و خارج از ترتیب انجام می‌شود ولی فقط در برخی حالت‌ها نتایج خارج از ترتیب در ثبات‌ها ذخیره می‌شود.

- ۲۲- مزیت و کاستی نگاشت انجمن مجموعه‌ای (Set associative mapping) حافظه نهان نسبت به نگاشت مستقیم کدام است؟

(۱) مزیت: امکان بیشتر یافتن جا در مجموعه‌های حافظه نهان برای بلوک‌های حافظه اصلی

کاستی: پیچیده‌تر شدن جابه‌جایی و جایگزینی بلوک‌ها در هر مجموعه

(۲) مزیت: داشتن فضای بیشتر ذخیره‌سازی داده‌های پرمصرف

کاستی: کاهش نرخ برخورد

(۳) مزیت: افزایش احتمال جایابی در حافظه نهان

کاستی: کاهش نرخ برخورد

(۴) مزیت: افزایش نرخ برخورد

کاستی: کاهش تعداد بلوک‌های قربانی

- ۲۳- برنامه زیر داده شده است:

$$I_1 : R_1 \leftarrow R_1 + R_2$$

$$I_2 : R_2 \leftarrow R_2 + R_1$$

$$I_3 : R_1 \leftarrow R_1 - R_5$$

$$I_4 : R_1 \leftarrow R_4 + R_6$$

اگر بخواهیم تا حد امکان همه دستورات I_1 تا I_4 را موازی اجرا کنیم با چه مخاطره‌هایی (Hazards) مواجه می‌شویم؟ مخاطرات شامل موارد مقابل است:

RAW : Read after write
WAR : Write after Read
WAW : Write after write

(۱) مخاطره RAW و (۲) مخاطره WAR و (۳) مخاطره WAW دارند.

(۱) مخاطره RAW و (۲) مخاطره WAR و (۳) مخاطره WAW دارند.

(۱) مخاطره RAW و (۲) مخاطره WAW دارند.

(۱) مخاطره WAW و (۲) مخاطره RAW دارند.

- ۲۴- یک پیش‌بینی کننده انشعاب پویا با تاریخچه یک بیت برای هر انشعاب شرطی موجود است. در صورتی که عملکرد یک دستور انشعاب شرطی در ۱۰ تکرار متوالی بهصورت (از چپ به راست):

T,T,T,NT,NT,NT,T,T,NT,NT

و وضعیت اولیه پیش‌بینی کننده بهصورت عدم پرش باشد، درصد پیش‌بینی صحیح برای این انشعاب در توالی ذکر شده کدام است؟

(۱) ۴%

(۲) ۶%

(۳) ۷%

(۴) ۸%

۲۵- فرض کنید ماتریس زیر به صورت سطری در حافظه اصلی ذخیره شده است و هر عنصر این ماتریس یک عدد ۴ بایتی است. با فرض این که آدرس‌های حافظه اصلی ۸ بیتی هستند و از یک حافظه نهان با اندازه ۳۲ بایت با نگاشت مستقیم و اندازه بلوک ۱۶ بایت استفاده می‌شود، دسترسی به عناصر زیر (از چپ به راست) چه تعداد برخورد (H) و فقدان (M) در حافظه نهان ایجاد می‌کند؟

$$\bar{A}_{02}, A_{10}, A_{11}$$

$$A = \begin{pmatrix} A_{00} & A_{01} & A_{02} \\ A_{10} & A_{11} & A_{12} \end{pmatrix}$$

$$H=3, M=0 \quad (1)$$

$$H=0, M=3 \quad (2)$$

$$H=2, M=1 \quad (3)$$

$$H=1, M=2 \quad (4)$$

۲۶- یک پایپ‌لاین ۴ طبقه مطابق جدول زیر را انجام می‌دهد. مشخص کنید حداقل سرعت عملی و نظری به ترتیب (از راست به چپ) برابر کدام است؟

طبقات	۱	۲	۳	۴	۵	۶	۷
S ₁	x						
S ₂		x	x	x		x	
S _۳				x	x		x
S _۴					x		

$$\frac{1op}{3clock} + \frac{1op}{4clock} \quad (1)$$

$$\frac{1op}{1clock} + \frac{1op}{5clock} \quad (2)$$

$$\frac{1op}{4clock} + \frac{1op}{5clock} \quad (3)$$

$$\frac{1op}{4clock} + \frac{1op}{4clock} \quad (4)$$

۲۷- در یک فوق مکعب (Hypercube) ۷ بعدی، قطر، تعداد گره‌های شبکه و درجه هر گره به ترتیب (از راست به چپ) کدام است؟

$$1, 128, 6 \quad (1)$$

$$6, 49, 7 \quad (2)$$

$$7, 128, 7 \quad (3)$$

$$7, 98, 8 \quad (4)$$

- ۲۸ برنامه‌ای روی یک پردازنده ظرف مدت 100 ثانیه اجرا می‌شود که 10 ثانیه آن صرف کارهایی می‌شود که حتماً باید به صورت ترتیبی اجرا گردد. مشخص کنید اجرای این برنامه با n پردازنده چند ثانیه طول می‌کشد و حداقل تسریع (S) قابل حصول با بیشترین تعداد پردازنده کدام است؟ n تعداد پردازنده است

$$S = n \quad (1)$$

$$S = 10 \quad (2)$$

$$S = n/32 \quad (3)$$

$$S = 32/n \quad (4)$$

- ۲۹ یک خط لوله را در نظر بگیرید که طبقات زیر را دارد:

- واکشی دستور (IF)

- رمزگشایی دستور (ID)

- اجرا (Ex)

- پس‌نویسی (WB)

فرض کنید در هر طبقه یک واحد عملیاتی وجود دارد و کار هر طبقه در یک سیکل انجام می‌شود به جز واحد اجرا که در دو سیکل اجرا می‌گردد. با فرض این که دستورات در مرحله پس‌نویسی (write-back) می‌توانند عملوندها را بخوانند، اجرای ۳ دستور زیر با فرض اینکه روانه‌سازی داخلی (Internal forwarding) بین طبقات وجود دارد چند سیکل به طول می‌انجامد؟

ADD R₁, R₂ (R₁ ← R₁ + R₂)

LOAD R₂, A (R₂ ← mem(A))

ADD R₂, R₁ (R₂ ← R₂ + R₁)

۱۰ (۱)

۹ (۲)

۸ (۳)

۷ (۴)


- ۳۰ فرض کنید بخواهیم یک حافظه نهان را به کمک فناوری SRAM پیاده‌سازی کنیم. ظرفیت این حافظه نهان 8 کیلوبايت و از نوع انجمانی - مجموعه 2 - way set - associative (Write-through) با بلوك‌هایی به اندازه 64 بایت است. اگر سیاست نوشتن از نوع نوشتن سراسری (Write-through) باشد و برای پیاده‌سازی سیاست جایگزینی SRAM (replacement policy) از روش LRU با 1 بیت برای هر بلوك یا خط استفاده کنیم، چه تعداد بیت بدین منظور نیاز خواهد بود؟ (فرض کنید معماری از آدرس دهی بایت استفاده کند و آدرس‌ها 32 بیتی باشند)

۲۶۸۸ (۱)

۱۰۸۸۰ (۲)

۶۵۵۳۵ (۳)

۶۸۲۲۴ (۴)



- ۳۱- مشخص کنید شکل داده شده چه محاسبه‌ای انجام می‌دهد؟

توضیح: \boxed{i} : واحد تأخیر ۲ کلاک

هر جمع کننده یک پایپ‌لاین ۴ طبقه دو ورودی و یک خروجی است:

$$(1) \quad b(j) = a(i) + a'(i-4)$$

$$(2) \quad b(j) = a(i-4) + a(i-8)$$

$$(3) \quad b(j) = a(i) + a(i-1) + (i-2) + a(i-3)$$

$$(4) \quad b(j) = a(i-8) + a(i-9) + a(i-10) + a(i-11)$$

- ۳۲- مشخص کنید در یک توری مدور دو بعدی که در هر ردیف ۸ پردازنده دارد، به ترتیب هر گره با چند گره همسایه است و اگر شبکه را به دو نیمه تقسیم، کنیم چند یال از مقطع مزبور (Bisection width) عبور می‌کند؟

(۱) ۱۶, ۴

(۲) ۱۶, ۶

(۳) ۸, ۸

(۴) ۸, ۱۶

- ۳۳- در پروتکل همسان‌سازی حافظه نهان (MESI Cache consistency) مشخص کنید وقتی بلوکی را تغییر می‌دهیم، کدام گزاره درست است؟

(۱) به وضعیت M می‌رویم و دیگران به وضعیت S می‌روند.

(۲) به وضعیت E می‌رویم و دیگران مقدار خود را بی‌اعتبار می‌سازند.

(۳) اگر دیگران از آن مقدار دارند، به همه آن‌ها خبر می‌دهیم تا مقدار جدید را بگیرند و همگی به وضعیت S می‌رویم.

(۴) سایر پردازنده‌های دارای آن مقدار در حافظه نهان خود، آن را بی‌اعتبار می‌سازند و ما به وضعیت M می‌رویم.

- ۳۴- فرض کنید یک پایپ‌لاین ۴ طبقه و داده‌های a_i و b_i را از سیستم حافظه‌ای مشتمل بر ۶ پیمانه M_0 تا M_5 دریافت و مقدار C_i را حساب می‌کند و در حافظه می‌نویسد. a_i , b_i و c_i در پیمانه $M_{i\text{mod}6}$ قرار دارند (یعنی a_0 , b_0 و c_0 در M_0 , a_1 , b_1 و c_1 در M_1 و الی آخر). مشخص کنید اگر پایپ‌لاین مزبور بخواهد بدون وقفه داده‌ها را از حافظه بخواند و نتیجه را در حافظه مربوط بنویسد، کدام گزاره درست است؟ (هر خواندن یا نوشتن در حافظه یک کلاک طول می‌کشد).

(۱) باید یک واحد تأخیر در ورودی a پایپ‌لاین و دو واحد تأخیر در خروجی آن قرار گیرد.

(۲) باید دو واحد تأخیر در ورودی a و یک واحد تأخیر در خروجی c پایپ‌لاین اضافه کرد.

(۳) هیچ واحد تأخیری در ورودی پایپ‌لاین لازم نیست ولی یک واحد تأخیر در خروجی آن لازم است.

(۴) هیچ واحد تأخیری در خروجی پایپ‌لاین لازم نیست ولی دو واحد تأخیر در ورودی a لازم است.

- ۳۵- فرض کنید ۶۴ عدد داریم که هر کدام روی یک پردازنده قرار دارد. پردازنده‌ها می‌توانند طبق یک همبندی درختی دودویی با هم ارتباط برقرار کنند. (هر ارتباط ۱۰ ns و هر جمع ۱ ns طول می‌کشد) جمع این اعداد در این معماری چند نانوثانیه طول می‌کشد؟

(۱) ۱۶

(۲) ۵۶

(۳) ۶۳

- ۳۶ - کدام مورد در خصوص وارسی گوششای طراحی (design corner) درست است؟
- (۱) برای محاسبه محدودیت حداکثر توان پویا، ولتاژ و دما باید در گوشش گند فرض شوند.
 - (۲) برای استخراج ویژگی‌های زمانی محافظه‌کارانه، دما باید در گوشش گند و سیم‌ها در گوشش نوعی (Typical) فرض شوند.
 - (۳) برای محاسبه محدودیت زمان نگهداشت (hold time)، سیم‌ها باید در گوشش گند و ترانزیستورها باید در گوشش سریع فرض شوند.
 - (۴) برای محاسبه محدودیت حداکثر توان ناشی از جریان زیرآستانه، دما باید در گوشش گند و ترانزیستورها باید در گوشش سریع فرض شود.


- ۳۷ - گیت داده شده را در نظر بگیرید. اگر $C = 1$ و $D = 0$ ، $B = 0$ باشد، تأخیر انتشار (Propagation delay) گیت هنگام تغییر مقدار ورودی A از ۰ به ۱ با استفاده از مدل المور چند پیکوثانیه خواهد بود؟ (اعداد نوشته شده مقابل هر ترانزیستور عرض ترانزیستور را نشان می‌دهد).

$$L_{min} = 100\text{nm}, C_g = 7 \frac{\text{fF}}{\mu\text{m}}, C_d = 1/5 \frac{\text{fF}}{\mu\text{m}}, R_p = 20 \frac{\text{k}\Omega}{\square}, R_n = 10 \frac{\text{k}\Omega}{\square}, C_{out} = 12\text{fF}, L_n(2) = 0.7$$



- ۳۸ - مالتی پلکسر دو-ورودی زیر را در نظر بگیرید. فرض کنید جریان نشتی برابر $\frac{W}{L} I_e \left(\frac{-|V_T|}{2 \times 25\text{mV}} \right)$ باشد. زمانی که هر سه ورودی صفر ولت باشند، توان ایستای مصرف شده برابر چند نانووات خواهد بود؟ (اعداد نوشته شده مقابل ترانزیستورها عرض ترانزیستور مربوطه را نشان می‌دهد و طول همه ترانزیستورها 100nm است. از تمامی خازن‌ها بهجز خازنی که در شکل نمایش داده شده است صرف نظر کنید و از جریان shoot-through نیز صرف نظر کنید).


$$(I_{NMOS} = 4\mu\text{A}, I_{PMOS} = 2\mu\text{A}, V_{DD} = 1.5\text{V}, V_{TN} = |V_{TP}| = 0.25\text{V}, e^{-\Delta} = 0.007)$$




- ۳۹- اندازه خازن یک حافظه DRAM یک ترانزیستوری برابر 70 fmto Farad است. ولتاژ منبع تغذیه برابر $2/3 \text{ Volt}$ و ولتاژ آستانه برابر $3/10 \text{ Volt}$ است. کمینه مقدار مجاز در حالت خروجی یک، برابر $1/8 \text{ Volt}$ است. هنگامی که ترانزیستور دستررسی خاموش است، جریان نشستی معادل حدود 5 nanoAmpere است. خازن را تخلیه می‌کند. پیشینه زمان تجدید (Refresh) این حافظه چند میکروثانیه است؟

- ۲/۵ (۱)
۲/۸ (۲)
۳/۲ (۳)
۷ (۴)

- ۴۰- مدار معادل نمودار میله‌ای زیر کدام است؟




- ۴۱ در مدار شکل زیر با فرض اینکه دوره تناب کلاک 50 ns ، تأخیر کلاک به خروجی فلیپ فلابها 2 ns و $\mu_n = 2\mu_p$ برابر با 1 ns است. حداکثر Setup time برای عملکرد صحیح مدار کدام است؟
- (اعداد داخل گیت‌ها عرض ترانزیستور معادل در هر ورودی است).



۱۷ (۱)
۱۰ (۲)
۹ (۳)
۱ (۴)


- ۴۲ مدار زیر را با تأخیرهای ذکر شده در نظر بگیرید:
- ($T_{clk} = 10\text{ ns}$, $T_{clk-q} = 1\text{ ns}$, $T_{hold} = 2/5\text{ ns}$, $Delay_{buffer} = 2\text{ ns}$, $T_{setup} = 1\text{ ns}$)

برای آنکه مدار به درستی عمل کند تأخیر کمینه و بیشینه منطق A کدام است؟



$0/5 < \tau < 7$ (۱)
 $2/5 < \tau < 7/5$ (۲)
 $2/5 < \tau < 9$ (۳)
 $2/5 < \tau < 10$ (۴)

- ۴۳ مدار زیر را در نظر بگیرید. فرض کنید اندازه همه ترانزیستورها $\frac{W}{L} = \frac{0.5\text{ }\mu\text{m}}{0.25\text{ }\mu\text{m}}$ است. فرکانس ورودی مقدار توان پویا برابر چند میکرووات است؟
- $Pr(A = 1) = Pr(B = 1) = Pr(c = 1) = 0.5$ MHZ




۴/۳ (۱)
۵/۸ (۲)
۹/۴ (۳)
۱۵/۱ (۴)

- ۴۴- نمودار مشخصه انتقال یک وارونگر (NOT) شبیه nMos به صورت زیر است. کدام مورد نسبت $\frac{(\frac{W}{L})_P}{(\frac{W}{L})_n}$ را به درستی نشان داده است؟

$$V_{DD} = \Delta V_{tn} = -\Delta V_{tp} = \Delta V$$

$$\mu_n = 2\mu_p$$



- ۲ (۱)
۳ (۲)
۳ (۳)
 $\frac{1}{2}$ (۴)
۲ (۴)


- ۴۵- در مدار زیر یکی از فلیپ فلاب‌ها بالبته بالارونده و سایر فلیپ فلاب‌ها بالبته پایین رونده فعال می‌شوند. با در نظر گرفتن تاخیر گیت‌های AND و OR برابر با ۵ نانوثانیه و تاخیر گیت NOT برابر با ۲ نانوثانیه و اطلاعات زمانی مربوط به فلیپ فلاب‌ها در زیر، مقدار ماکریتم فرکانس کاری مدار چند مگاهرتز است؟

اطلاعات زمانی فلیپ فلاب‌ها:

$$T_{setup} = 3\text{ ns}$$

$$T_{hold} = 3\text{ ns}$$

$$T_{clock-q} = 4\text{ ns}$$



- ۴۳ (۱)
۵۰ (۲)
۵۹ (۳)
۶۶ (۴)

